SSE2 – nové instrukce. Intel NETBURST architektura. Hyper PIPELINING – 20 stupňů. L1D 8 kB L1I 12 kB MOPS. L3 2 MB.
L2 Cache + controller
L1 Datová
Hardware Data Prefetch
Front End
HyperThreading - simulace dvou nezávislých procesorů
dříve 400 dnes až 800 Mhz FSB, L1 execution trace cache,
ultra pipelining, rapid execution engine – procesor je taktován na kmitočtu f
a celočíselné jednotky na 2f.
MMX: rozšíření o SIMD (už na PII) – single instruction multiple data (jedna instrukce více dat), SSE: streaming SIMD extension – 144 nových instrukcí – umí pracovat se 128 bitovými registry koprocesoru
- bus interface service unit
- zprostředkovává styk EU s vnějším okolím
- transformuje (generuje) adresu (logickou na fyzickou)
– vnitřní vyrovnávací statická vícecestná (např.4cestná) asociativní paměť
Asociace = sdružování, asociativní – data hledá podle klíčů, ve skutečnosti nemá cache 8 kB ale cca 9 kB (valid bity a klíče)
Čtení: při čtení dat z paměti (nevíme jaké) se porovnává horní část adresy s klíči v cache paměti (ve 4 sloupcích najednou), pokud je shoda, procesor čte z cache paměti, pokud nenastane shoda, data ve vnější paměti – nakešuje se do cache (minim. 32 B), vzniká nová položka a čte se z cache do procesoru – vznik nové položky při četní
Zápis: analogicky stejně jako při čtení (i při zápisu vzniká nová položka) (write back)
Poznámka : U 486 při zápisu nevznikala nová položka – zapisovalo se skrz do vnitřní paměti - (write through)
Význam valid bitu: 1 – platnost, 0 – položka se dlouho nepoužívala
Novinky z výherního světa internetových kasín, strategie hry, poker a rady na výběr bonusů. Tato stránka o hazardu je v polštině. casino hry
Formát MESI – charakteristiky dat (atributy)
M – modifikovatelná (valid bit 1 – platné)
E – exkluzivní (pro víceprocesorové systémy)
S – sdílená (více proc. může použít)
I – invalidní (valid bit 0 – neplatné)
(BSB – back side bus – sběrnice do cache, level 2, level 3)